本文へ
グローバルメニューへ
本文です
トップへ戻る
グローバルメニューへ

コース番号 E030A HDLによるLSI開発技術(VHDL編)

訓練日程
令和2年6月25日(木) ・ 26日(金)
実施時間帯
9時15分 〜 16時00分
総訓練時間
12時間(2日間)
受講料
11,000円
定員
10名
対象者
同期カウンタ回路程度のディジタル電子回路の基本知識、基本ブロックの真理値表等を理解されている方
訓練内容

組み合わせ回路と順序回路、意識して書き分けていますか?

ディジタル回路の設計は、HDL(ハードウェア記述言語)を用いた方法が主流です。
本講座では、実際にFPGAの評価ボード上にデジタル回路を実装することにより、VHDL記述によるハードウェア設計手法を習得します。


教科項目・内容
FPGA開発の概要
VHDLの文法
簡単な記述例
  • RTL記述
  • テストベンチ記述
シミュレーション
組み合わせ回路と順序回路
階層設計
総合演習
まとめ
使用機器・教材
筆記用具
持参品・服装
FPGA評価ボード(DIGILENT Basys2)、FPGA開発ツール(ISE)
《※開発ツールおよび評価ボードは予告なく変更になることがあります》
実施場所
ポリテクセンター埼玉
備考
ページの先頭へ
グローバルメニューへ戻る
本文へ戻る